IT之家6月1日消息 今天早上據(jù)中國臺(tái)灣《經(jīng)濟(jì)日報(bào)》消息，受華為事件沖擊，臺(tái)積電通知設(shè)備工廠，決定延后5nm擴(kuò)建及3nm試產(chǎn)至明年第一季度，較原定時(shí)程延長兩季度。
臺(tái)積電的3nm工藝是5nm之后的下一代制程節(jié)點(diǎn)，官方信息顯示3nm工藝晶體管密度達(dá)到2.5億/mm2，而5nm工藝是1.8億/mm2，資料顯示3nm性能較5nm提升7%，能耗比提升15%。
IT之家獲悉，臺(tái)積電評估工藝上多種選擇后認(rèn)為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會(huì)是FinFET晶體管技術(shù)。
但臺(tái)積電今天否認(rèn)傳聞，表示一切按照計(jì)劃進(jìn)行，3nm工藝如期在2021年Q1季度試產(chǎn)，2022年下半年正式量產(chǎn)。
責(zé)任編輯：
