文/韋世瑋
來源：智東西（ID:zhidxcom）
看點：摩爾定律將“死”？5nm點燃新一輪制程之戰(zhàn)。
摩爾定律似一把離弦的箭，自1965年穿越了半個多世紀，掠過無數(shù)狼煙四起的芯片制程戰(zhàn)場，這次它又將穩(wěn)穩(wěn)地瞄準5nm制程賽的靶心。
回味上一場由臺積電和三星攪起的7nm制程戰(zhàn)局，戰(zhàn)事尚未真正落下帷幕，然而在業(yè)界普遍看來勝負已分。
但芯片制程這片江湖從不缺刀光劍影與稱霸的野心。先進制程的紛爭一波未平一波又起，臺積電和三星這兩位“宿敵”，正緊鑼密鼓地籌備新一輪5nm戰(zhàn)事。而2019年，也就成了這兩家接連喊話5nm制程戰(zhàn)局的一年。
這廂三星剛公布技術(shù)路線圖，談流片、談量產(chǎn)、談合作；那廂臺積電就緊接迎來試產(chǎn)階段，秀良率、秀產(chǎn)能，你方唱罷我登場。
另一旁沉默許久的老勢力英特爾也蠢蠢欲動，前些日子宣布它將在幾年內(nèi)重回7nm戰(zhàn)局，并首次談及5nm研發(fā)，欲搶下5nm賽局為數(shù)不多的“早鳥票”。
縱觀今天下大勢，隨著5G和AI技術(shù)的發(fā)展，以及大數(shù)據(jù)的爆炸式激增，未來新產(chǎn)業(yè)、新應用的計算需求和功耗也正等著5nm芯片戰(zhàn)果的嗷嗷待哺，催促著整個半導體產(chǎn)業(yè)鏈不斷沖刺物理極限的天花板，火拼先進制程給摩爾定律續(xù)命。
刀鋒至此，臺積電、三星、英特爾摩拳擦掌，5nm戰(zhàn)爭即將一觸即發(fā)。
有意思的是，5nm戰(zhàn)事與以往有著些許不同，左右局勢勝利的關鍵因素正在悄然發(fā)生變化。
5nm先進制程已不僅僅是代工廠商之間的戰(zhàn)爭，它亦是核心工藝和半導體材料走到極限的重要轉(zhuǎn)折節(jié)點。
那么，這些玩家為何要奮力拼殺5nm制程？目前它們的戰(zhàn)局如何？若要拿下5nm制程的王座，它們又該從哪里撬開核心工藝與新材料的突破口？
這次，智東西將目光聚焦在5nm制程預熱賽中，通過深度調(diào)查，探究芯片制程在演進背后的核心與關鍵。在剖析它們是如何刷新摩爾定律下限的同時，我們也試圖從這場制程節(jié)點比拼的火光中窺見，這場戰(zhàn)爭將會對產(chǎn)業(yè)鏈的哪些環(huán)節(jié)帶來顛覆性的影響。
01
5nm制程：摩爾定律發(fā)展的重要轉(zhuǎn)折點
引得戰(zhàn)火紛紛的5nm究竟能給行業(yè)帶來什么？
一位國內(nèi)頭部芯片設計企業(yè)的技術(shù)專家告訴智東西：“從行業(yè)最直觀的受益來講，無非是讓產(chǎn)品獲得更高算力的同時，還能保持相同甚至更低的功耗，整體性能進一步加強。”他這種觀點也已成為芯片行業(yè)的共識。
這也與英特爾創(chuàng)始人之一，戈登·摩爾在1965年提出的摩爾定律息息相關。他認為，集成電路上可容納的晶體管數(shù)量，每隔18至24個月就會增加一倍，性能也將提升一倍。
當芯片制程演進到5nm，它晶體管的集成度和精細化程度都要比以往更高，可容納更復雜的電路設計，并將更豐富的功能融入其中。
但從目前行業(yè)的普遍應用上看，許多產(chǎn)品用28nm、14nm，甚至10nm就已綽綽有余，再費勁花更高的成本與精力來研發(fā)5nm制程，暫且看來就是個賠本的買賣。
部分業(yè)內(nèi)人士認為，不是所有行業(yè)都對5nm有著強勁的需求，它在現(xiàn)階段并非多數(shù)市場的剛需。
話雖如此，當我們把目光放至未來，隨著5G和AI技術(shù)的發(fā)展，以及全球大數(shù)據(jù)的爆發(fā)式增長，5G智能終端、VR/AR產(chǎn)品、機器人、AI和超算等產(chǎn)品的成熟和應用，都將對芯片的性能、能耗和算力都有著更加嚴格的要求。
從另一個維度來說，業(yè)內(nèi)普遍認為，芯片這類硬件的發(fā)展也將催生出新的應用生態(tài)，或是對早已成熟的市場帶來革命性的顛覆。
例如，當下因蘋果AirPods而重新迎來第二次黃金時代的TWS（真無線立體聲耳機）市場，各大廠商使用的藍牙芯片制程尚未踏入7nm領域，大多聚集在28nm至12nm中。
但隨著市場需求倒逼著藍牙芯片的發(fā)展，未來各家廠商為了能在更小的芯片中集成更多的功能與應用，也將逐漸推動藍牙芯片朝著7nm甚至是5nm制程演進。
不可否認，5nm制程的演進是各項技術(shù)和產(chǎn)業(yè)逐步成熟、變革的必經(jīng)之路，亦是根基。
▲半導體代工廠制程路線圖
02
5nm制程戰(zhàn)局三足鼎立
隨著先進制程的不斷演進，工藝研發(fā)的門檻越來越高，成本與技術(shù)逐漸成為一座座制程演進的分水嶺。
目前行業(yè)中布局5nm制程的玩家，主要有臺積電、三星和英特爾三足鼎立。其中，臺積電和三星的對峙最為激烈，淡出賽局許久的英特爾則在一旁蓄勢待發(fā)。
過去一年以來，5nm芯片試產(chǎn)、量產(chǎn)和良率等消息的不斷釋放，持續(xù)刺激著業(yè)界神經(jīng)。
具體地說，這些玩家都在比拼些什么呢？
從現(xiàn)階段玩家打出的牌面來看，它們主要在拼技術(shù)路線、研發(fā)進度、工藝性能和客戶訂單這四個方面。
1、技術(shù)路線：臺積電搶先，英特爾殿后
今年6月，臺積電率先出擊，將芯片代工計劃路線圖在眾人面前緩緩鋪開。
臺積電的5nm研發(fā)節(jié)奏較快些，它已在今年三月進入了風險試產(chǎn)階段，并預估于明年2月量產(chǎn)。
▲臺積電公布的5nm工藝進展和技術(shù)特性
緊接著，在臺積電公布后的一個月，三星的研發(fā)路線圖也隨之亮相。
6nm、5nm和4nm工藝將接踵而至，三星表示5nm LPE（5nm Low Power Early）工藝將在今年內(nèi)完成流片，并于明年上半年投入量產(chǎn)。
▲三星最新公布的芯片制程路線圖
與10nm制程相愛相殺許久的英特爾，雖然沒有對先前的7nm戰(zhàn)局表現(xiàn)出太多的熱情，但在今年10月，它也終于拋出了未來四年的規(guī)劃進程，第一次喊話5nm。
相比之下，英特爾的5nm制程離量產(chǎn)還要晚上幾年，它也并未透露更多具體的時間和信息，僅表示目前工藝研發(fā)進程可觀，若一切正常，將在2023年正式推出。
2、研發(fā)進度：臺積電產(chǎn)能進度可觀
三星在10月底發(fā)布的2019年Q3財報時提到，其5nm EUV工藝已進入流片階段。
這家公司還走了一條生態(tài)聯(lián)合的路線，在10月宣布自己將與ARM、新思科技（Synopsys）攜手開發(fā)一整套優(yōu)化工具及IP，讓芯片廠商在三星5nm工藝的基礎上，快速打造基于ARM Herculues CPU核心的芯片。
臺積電的研發(fā)進度則顯得更加直接。據(jù)業(yè)內(nèi)人士透露，目前臺積電5nm的試產(chǎn)良率已經(jīng)達到50%，且月產(chǎn)能也已從最初的4.5萬片晶圓漲至8萬片，幾乎翻了一番。
3、工藝性能：三星芯片功耗稍遜一成
實際上，三星的5nm LPE工藝沿用了7nm LPP（Low Power Plus）工藝的晶體管和SRAM，性能相比7nm增強了10%，邏輯效率提升25％，功耗也將降低20％。
另一方面，臺積電總裁魏哲家曾表示，與自身的7nm工藝相比，其5nm晶體管密度將有80%的提升，運算速率也將提升20%，功耗則降低30%。
4、客戶訂單：三星默聲，臺積電確定兩大客戶
與自身的研發(fā)進度一樣，對于目前拿到的5nm訂單，三星除了確認已有客戶外，并未放出更多訊息。
臺積電的5nm良率雖還有較大提升空間，但一些大客戶看到臺積電勢頭漸漲的5nm工藝，也忍不住先捷足先登搶產(chǎn)能。
就在上個月，臺積電官方談到，自家首批5nm工藝已順利拿下蘋果和華為海思兩大客戶，將分別打造蘋果A14芯片，以及華為新一代麒麟芯片。
5nm戰(zhàn)局尚處于預熱賽階段，目前仍以臺積電和三星的相互較勁為主要看點，而拿到5nm制程入場券的英特爾，離真正踏入賽道還有較遠一段距離。
03
5nm制程之戰(zhàn)的三大焦點
5nm制程之戰(zhàn)爆發(fā)，無疑是對摩爾定律的再一次艱難推進。
它與以往節(jié)點最大的不同在于，5nm制程將是一場涉及代工廠、設備廠和材料廠等全產(chǎn)業(yè)鏈戰(zhàn)局的大爆發(fā)，其中核心工藝、EUV設備還是半導體材料，都將走到極限。
而這，也成為了5nm制程的三大革新焦點：
1、核心工藝：FinFET與FD-SOI孰美？
從目前業(yè)內(nèi)的芯片制造核心工藝來看，F(xiàn)inFET與FD-SOI是最重要的兩項技術(shù)，摩爾定律在它們的基礎上不斷向前推進。
關于這兩項工藝哪個更勝一籌，也一直是業(yè)界爭論的焦點。
（1）FinFET：3D晶體管設計的重要轉(zhuǎn)折點
FinFET（Fin Field-Effect Transistor）又稱鰭式場效晶體管，由加州大學伯克利分校胡正名教授發(fā)明，極大地推動了摩爾定律的發(fā)展。
作為芯片從平面器件轉(zhuǎn)向3D器件構(gòu)造的重要突破口，F(xiàn)inFET的意義十分重大。
▲FinFET工藝結(jié)構(gòu)特點
與以往的2D結(jié)構(gòu)晶體管相比，F(xiàn)inFET工藝的特點在于，它將閘門設計成了像魚鰭般的3D結(jié)構(gòu)，把以往水平的芯片內(nèi)部結(jié)構(gòu)變垂直，把晶體厚度變薄。
這種設計，不僅能很好地接通和斷開電路兩側(cè)的電流，大大降低了芯片漏電率高的問題，還大幅地縮短了晶體管之間的閘長。
與臺積電原本的28nm HPM工藝相比，F(xiàn)inFET工藝的芯片柵極密度增加了兩倍，且在同等功耗下的速度提升超過40%，同等頻率下的功耗降低超過60%。
然而，F(xiàn)inFET的工藝制造過程較為復雜，作為先進工藝的成本也較為昂貴。
據(jù)市場研究機構(gòu)Gartner統(tǒng)計，設計28nm芯片的成本約為3000萬美元，而16nm或14nm芯片的平均成本約為8000萬美元，7nm芯片則達到2.71億美元。
對于現(xiàn)在業(yè)內(nèi)的許多廠商來說，他們更愿意將資本投入在還有較長生命周期的28nm制程中。
（2）FD-SOI：加入絕緣體物質(zhì)，優(yōu)化運行速度與功耗
繼FinFET工藝之后，F(xiàn)D-SOI工藝的技術(shù)優(yōu)勢和應用前景也慢慢地受到了業(yè)界的關注，包括三星、格芯和索尼等在內(nèi)的廠商都在逐漸加大對FD-SOI工藝的投入。
FD-SOI與FinFET最大的不同在于，F(xiàn)inFET工藝注重晶體管的優(yōu)化設計，而FD-SOI則注重晶片底襯的設計。
▲FD-SOI工藝結(jié)構(gòu)特點
從架構(gòu)設計上看，F(xiàn)D-SOI為了降低晶體管之間的寄生電容，在硅晶體管之間加入了絕緣體物質(zhì)。
與FinFET相比，F(xiàn)D-SOI的設計和制造不僅更加簡單，還可在提高芯片運行速度的同時，降低芯片的運行功耗。
格芯曾公布數(shù)據(jù)顯示，F(xiàn)D-SOI工藝的光刻層比FinFET工藝少了將近50％，16nm或14nm芯片的平均成本降低20%。
也就是說，若按格芯的數(shù)據(jù)標準來計算，用FD-SOI工藝制造的22nm芯片，其性能和功耗數(shù)據(jù)與用FinFET工藝制造的16nm或14nm芯片不相上下。
但這一工藝的應用也存在難點，F(xiàn)D-SOI的基片價格較為昂貴，縱觀當下半導體制造業(yè)，F(xiàn)inFET工藝在先進制程設計中仍是主流。
（3）5nm以下工藝面臨物理極限
FinFET與FD-SOI兩大工藝各有千秋，但隨著制程推進到5nm節(jié)點，工藝技術(shù)的發(fā)展又將面臨一個新的分水嶺。
在大多數(shù)業(yè)內(nèi)人士看來，現(xiàn)階段包括FinFET和FD-SOI在內(nèi)的芯片工藝，都將在5nm制程之后失效。
到底是在現(xiàn)有的工藝基礎上進行改良，還是拋棄原有工藝，研發(fā)新工藝也成為了業(yè)界所關心的話題。
其實，學術(shù)界早已提出了一種全新的解決方案——GAA MCFET（多橋通道 FET）。
GAA MCFET工藝對芯片晶體管的架構(gòu)都進行了全新的設計，它將芯片晶體管內(nèi)部的硅通道全都用柵極材料包圍，不僅能增加晶體管的密度，降低功耗，還可進一步增加溝道的縮放潛力，提高芯片性能。
但任何一項技術(shù)從學術(shù)界走向產(chǎn)業(yè)界還需要長期的研究與改良。未來，GAA MCFET是否能真的撐起5nm以下芯片制程演進的天花板，還需要等待技術(shù)與時間的驗證。
面對這一工藝節(jié)點，今年5月，三星宣布其在3nm將棄用FinFET工藝，轉(zhuǎn)而采用GAA MCFET工藝技術(shù)。
臺積電雖也宣布將在今年年底啟動3nm晶圓廠建設，但關于3nm的技術(shù)細節(jié)，它卻未曾過多披露。
2、光刻機設備：EUV光刻成5nm以下必備技術(shù)
實際上，在推進摩爾定律發(fā)展的過程中，不僅僅需要芯片核心工藝的創(chuàng)新研發(fā)，在制造設備和制造材料方面，也要作出改變。
其中，最為核心的制造設備當屬光刻機。
▲ASML生產(chǎn)的第四代EUV光刻機
現(xiàn)階段，大多數(shù)芯片廠商使用的是一種名為深紫外光（DUV，Deep Ultra Violet）的技術(shù)，波長193nm。
隨著芯片制程的不斷演進發(fā)展，晶體管的面積和密度愈發(fā)接近物理極限，特別是從7nm開始，DUV技術(shù)在制造芯片是將會產(chǎn)生嚴重的衍射現(xiàn)象，摩爾定律的發(fā)展從設備上就已面臨瓶頸。
在這一趨勢下，從上個世紀就開始研發(fā)的極紫外（EUV，Extreme Ultraviolet Lithography）技術(shù)又重新被業(yè)界寄于重望。
EUV是一種采用13.5nm長的極紫外光作為光源的光刻技術(shù)，對光照強度、能耗效率和精度等都有極高要求。
雖然在7nm階段，EUV還不是必備技術(shù)，但隨著制程的推進，業(yè)界普遍認為它將是5nm以下制程的必備工具。
目前，全球僅有荷蘭ASML唯一一家公司掌握著高端光刻機的核心技術(shù)，可生產(chǎn)EUV光刻機。但EUV光刻機的成本十分昂貴，每臺售價高達1.2億美元，幾乎是DUV光刻機價格的2倍。
3、半導體材料：光刻膠成摩爾定律重要突破口
有了新的核心工藝和EUV光刻機就能萬事大吉？并不是。
有業(yè)內(nèi)人士提到，推進摩爾定律在5nm以下的發(fā)展，并不能單純依靠核心工藝的創(chuàng)新與EUV設備的加持。從材料角度來說，光刻膠等半導體材料的創(chuàng)新也是制程演進的關鍵所在。
今年7月1日，日韓之間的半導體材料大戰(zhàn)爆發(fā)，韓國用于制造半導體和零部件設備的光刻膠、高純度氟化氫和含氟聚酰亞胺三大半導體材料，均遭到日本的出口限制，對韓國部分重要的產(chǎn)業(yè)發(fā)展造成了不小的影響。
光刻膠則是這三類半導體材料中的重中之重。
在芯片制造過程中，曝光、顯影和刻蝕等重要工藝步驟都與光刻膠有關，耗時占總工藝時長的40%至60%，成本也占整個芯片制造成本的35%。
不難看出，半導體材料之爭也是一場硬實力的比拼。
那么，在芯片制程演進過程中，半導體材料應用有何不同？新舊材料的分水嶺又在哪？
芬蘭半導體材料公司Pibond的資深業(yè)務總監(jiān)許慶良告訴智東西，這主要可分為有機光刻膠和無機光刻膠的兩個使用階段。
有機光刻膠主要用于90nm到7nm的芯片制造中，但隨著制程推進到5nm到3nm左右時，將開始需要無機光刻膠。
這兩者最大的區(qū)別在于碳物質(zhì)。
如果在5nm至3nm左右的芯片制造中繼續(xù)采用有機光刻膠，那么，當光刻機將電路結(jié)構(gòu)轉(zhuǎn)印到感光材料上時，光刻膠被曝光的部分將會變得非常模糊，這會嚴重影響后續(xù)顯影和刻蝕等工藝步驟的質(zhì)量。
在他看來，5nm至3nm制程左右不僅是光刻膠材料新舊交替的一個大節(jié)點，亦是芯片制程在5nm后續(xù)演進中的一個重要突破口。
作為推進芯片制程發(fā)展的一大關鍵，新半導體材料是否能打破摩爾定律的桎梏呢？
這個問題，許慶良并未給出明確的答案。但他思考了幾秒后，篤定地說：“材料一定是半導體未來發(fā)展的關鍵?！?/p>
他談到，美國曾有一位著名的半導體材料巨頭表示，在未來半導體行業(yè)發(fā)展中，他將會把10%的成本投入在設備和硬件部分，而剩下的90%則將投入在材料中。
“所以未來要讓摩爾定律走下去，突破口一定是在材料，而不是設備?！痹S慶良說。
▲晶圓光刻工藝流程圖
04
結(jié)語：摩爾定律不死，制程之戰(zhàn)不息
不難看出，5nm所點燃的新一輪制程之戰(zhàn)，不僅是一次制程的轉(zhuǎn)折點，也將是一場工藝、設備與材料的質(zhì)的飛躍。
就目前看來，臺積電和三星的5nm戰(zhàn)局預熱仍在緊張籌備中，并在未來還有雙方老對手英特爾意欲入局。雖然三星率先提出了推進3nm制程工藝的解決方案，但這是否是雨聲大雨點小我們還不得而知。
與以往不同的是，這場制程之戰(zhàn)的戰(zhàn)火也將不再局限于代工廠或是芯片廠商之間的競爭，它亦將燒到更上游的半導體材料廠商、光刻機設備，甚至是學術(shù)界和產(chǎn)業(yè)界的新工藝研發(fā)中。
因此，決定這場制程戰(zhàn)勝負的，不再單純是設備與制程技術(shù)，隨著工藝和材料都雙雙接近極限點，能否最先實現(xiàn)工藝和材料的質(zhì)變，也成為了芯片廠商們的勝利王牌。
那么，經(jīng)歷了5nm之后，制程之戰(zhàn)的演進是否又會隨著摩爾定律的緩慢發(fā)展而逐漸消亡？
倒也未必，因為在此之前，不管是學界還是業(yè)界都早已投入了巨大成本，只為從中撬出一個新的突破口。只要摩爾定律未死，制程之戰(zhàn)的烽煙也將會延綿不息地傳遞下去。
摩爾定律從爆發(fā)沖刺到蹣跚前進，這場制程之戰(zhàn)2.0所點燃的全產(chǎn)業(yè)鏈戰(zhàn)局，是否能掙脫摩爾定律的桎梏？讓我們拭目以待。
不認識到人性中的這些缺陷，就無法應對那些利用人性缺陷設下的騙局。即使沒有虛擬幣，也會有“實體幣”，總有一把鐮刀適合你。詳細
