任何一個(gè)電路中都會(huì)存在噪聲，當(dāng)噪聲大到一定強(qiáng)度的時(shí)候，我們本身的信號(hào)就會(huì)被淹沒。在模擬領(lǐng)域，對(duì)有源電路會(huì)提出噪聲系數(shù)的需求，而在數(shù)字領(lǐng)域，信噪比則是一個(gè)很重要的參考指標(biāo)。那么電路中的噪聲都來自哪里呢？既然無法消除，那怎么去降低噪聲呢？
電源往往是電路噪聲的來源之一，特別是我們?cè)谶M(jìn)行一些測(cè)試的時(shí)候，如果選擇是開關(guān)電源而不是線性電源，那么電源的紋波會(huì)比較大，這也意味著電源中會(huì)包含一些高頻分量，在電路中容易產(chǎn)生耦合或者電磁干擾。其次在PCB板布局的時(shí)候，如果電源的走線過長(zhǎng)，走線過細(xì)，導(dǎo)致回流路徑過長(zhǎng)容易被干擾，也會(huì)降低電源質(zhì)量。
針對(duì)電源帶來的噪聲，如果有條件的情況下，盡量是使用線性電源；如果條件不允許，也要盡量在板子上經(jīng)過LDO后給芯片供電，芯片電源就近擺放濾波電容用于濾除電源中的高頻分量。同時(shí)電源走線要盡可能粗，特別是走大電流的情況下，以塊的形式走線。并且盡可能減小電流回流路徑，比如就近接地等。
我們實(shí)際電路中的地其實(shí)并不是理想的地，上面的噪聲是比較多的。有時(shí)候在一塊PCB板上，數(shù)字信號(hào)、模擬信號(hào)、電源信號(hào)同時(shí)存在而這些信號(hào)可能共用一個(gè)地，這時(shí)候?qū)е碌厣系幕亓餍盘?hào)比較雜，對(duì)于一些對(duì)接地比較敏感的芯片而言，這種情況下很容易會(huì)被影響。
要解決地上的噪聲，可以通過改變電路的接地方式，比如對(duì)于低頻信號(hào)采用并聯(lián)接地的形式，而對(duì)于高頻信號(hào)則可以采用多點(diǎn)接地的形式。同時(shí)，數(shù)字地、模擬地、電源地可以進(jìn)行分開鋪銅，再通過電感或者磁珠進(jìn)行連接，保證各類信號(hào)都能自成回路，很多AD芯片上的管腳都會(huì)區(qū)分模擬地和數(shù)字地，也是基于降低噪聲的考慮。
溫度帶來的噪聲也是電路主要來源之一。當(dāng)我們PCB板上有高功率器件時(shí)，那么隨著工作時(shí)間的增加，熱噪聲問題將會(huì)凸顯出來。比如射頻電路中的功放，數(shù)字電路中的FPGA或者高速AD，這些芯片在溫度升高以后，性能都會(huì)有所降低。我之前的項(xiàng)目中，功放長(zhǎng)時(shí)間工作，發(fā)射功率會(huì)慢慢降低；FPGA長(zhǎng)時(shí)間的高速信號(hào)處理，導(dǎo)致外表溫度能達(dá)到80多度，出來的數(shù)據(jù)全是誤碼。這些都是由于芯片長(zhǎng)時(shí)間工作，溫度升高帶來的噪聲對(duì)芯片的工作產(chǎn)生了影響。
對(duì)于這種情況，需要我們?cè)诎遄由献錾崽幚?，可以在板子上安裝散熱翅片，也可以通過加上導(dǎo)熱襯墊將熱量導(dǎo)到均熱板上，甚至外部加風(fēng)冷或者水冷的形式降溫。
還有很多噪聲是從外部引入的，諸如電磁干擾等，這個(gè)時(shí)候需要我們對(duì)PCB做屏蔽處理，位PCB設(shè)計(jì)金屬殼體能有效避免外界電磁干擾，但同時(shí)也有可能會(huì)形成諧振，因此有時(shí)候還會(huì)在內(nèi)部做好幾個(gè)分腔。
由于經(jīng)驗(yàn)不足，導(dǎo)致設(shè)計(jì)PCB板時(shí)會(huì)引入不必要的噪聲。比如采用過長(zhǎng)的平行耦合線，比如不善于用差分線走信號(hào)，比如鏈路設(shè)計(jì)不當(dāng)，導(dǎo)致電路自激等。這些由于布線不當(dāng)帶來的噪聲則需要設(shè)計(jì)師不斷地加強(qiáng)自己的素質(zhì)，合適的芯片選型，合理的鏈路設(shè)計(jì)，老練的布局水平，才是降低噪聲的關(guān)鍵。
